

姓名: 何衍宁 学号: 12311512 实验日期: 2024.12.05

姓名: 朱厚沐 学号: 12212633 实验日期: 2024.12.05

触发器 (R-S、D、J-K)

1. 实验目的

- 熟悉并掌握R-S、D、J-K触发器的构成、工作原理和功能测试方法；
- 学会正确使用触发器集成芯片；
- 了解不同逻辑功能触发器相互转换的方法。

2. 实验器材

序号	名 称	型号与规格	数量	备注
1	ELVIS II+原型平台	ELVIS II+	1	
2	元器件	74LS74 双D触发器 1片， 74LS112 双J-K触发器 1片， 74LS00 二输入端四与非门 1片	3	

3. 实验内容

3.1 基本R-S触发器功能测试

两个 TTL 与非门首尾相接构成的基本 R-S 触发器的电路如图 1.1 所示，按照表 1.1 的输入顺序在输入端加入信号，观察并记录触发器的输出状态，将结果填入表1.1中，并说明在上述各种输入状态下，触发器执行的是什么功能？





图 1.1 R-S Flip-Flop

表1.1 R-S Flip-Flop逻辑功能测试


$\bar{S}_d$	$\bar{R}_d$	Q	$\bar{Q}$	逻辑功能
0	1	1	0	置1 (置位)
1	1	1	0	储存
1	0	0	1	置0 (复位)
1	1	0	1	储存

将输入端按如下要求接入电平或者脉冲，画出输入输出的波形图。


a) $\bar{S}_d = 0$, $\bar{R}_d$ 端加脉冲:



b) $\bar{S}_d = 1$, $\bar{R}_d$ 端加脉冲:



c) 连接 $\bar{S}_d$ 、 $\bar{R}_d$ 并加脉冲



当 $\bar{S}_d$ 、 $\bar{R}_d$ 都接低电平时，观察Q、 $\bar{Q}$ 端的状态。当 $\bar{S}_d$ 、 $\bar{R}_d$ 同时由低电平跳为高电平时，注意观察Q、 $\bar{Q}$ 端的状态，重复3~5次看Q、 $\bar{Q}$ 端的状态是否相同，以正确理解“不一定”状态的含义。

3.2 边沿D触发器功能测试

双D型正边沿维持-阻塞型触发器74LS74引脚图如2.1所示。图中PR、CLR为异步置位端、复位端，低电平有效，CLK为时钟输入端，D为数据输入端，Q 及 $\bar{Q}$ 为 输出端。




图 2.1 74LS74 引脚图


按下表设置输入端，然后观察输出端的状态，将结果填入表2.1中。

表 2.1

PR	CLR	CLK	D	Q_n	Q^{n+1}
0	1	X	X	0	1
				1	1
1	0	X	X	0	0
				1	0
1	1	↑	0	0	0
				1	0
1	1	↑	1	0	1
				1	1

表中X表示无关项，↑为上升沿，由实验箱上的手动脉冲实现。

使得PR = CLR = 1，将D与Q端相连，CLK加连续脉冲，用示波器观察并记录Q相对于CLK的波形。



3.3 负边沿J-K触发器功能测试

双J-K负边沿触发器74LS112的引脚图如图3.1所示，




图 3.1 双 J-K 负边沿触发器 74LS112 引脚图

表 3.1 双 J-K 负边沿触发器 74LS112 的逻辑功能测试

PR	CLR	CLK	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1	↓	0	X	0	0
1	1	↓	1	X	0	1
1	1	↓	X	0	1	1
1	1	↓	X	1	1	0

若令 $J = K = 1$ 时，CLK 加连续脉冲，用示波器观察 Q-CLK 波形，和边沿 D 触发器的 D 与 $\bar{Q}$ 端相连时观察到的 Q 端波形相比较，有何异同点？


不同点：该实验触发器的触发沿是下降沿，而边沿 D 触发器的 D 与 $\bar{Q}$ 相连时的触发沿是上升沿。

相同点：当两个触发器到达触发沿时，其逻辑变化都为 $Q^* = \bar{Q}$ 。同时，两者的输出都将 CLK 的频率降低了一倍。


3.4 触发器功能转换

分别将 D 触发器和 J-K 触发器转换为 **T'** 触发器，列出表达式，画出实验电路图。

D触发器转化



JK触发器转化



接入连续脉冲，观察各触发器 CLK 及Q端波形，比较两者关系。

D触发器转换的T'触发器：

当CLK到达上升沿，Q的逻辑状态取反，即 $Q^* = Q'$


JK触发器转换的T'触发器：

当CLK到达下降沿，Q的逻辑状态取反，即 $Q^* = Q'$


两者均实现了T'触发器的功能，且将CLK的频率降低一倍

实际电路连接图


3.1




3.2



3.3



3.4 D触发器



JK触发器

